目次→電子回路工作素材集→ＰＬＬシンセサイザ発振器（１）→回路説明

ＰＬＬ周波数ｼﾝｾｻｲｻﾞ
(MB87014A)



上のブロック図はクリッカブル・イメージ・マップになっています。
手のマークの部分でクリックすると、該当する説明のページにジャンプします。


ＭＢ８７０１４ＡはＣＭＯＳで作られたＰＬＬシンセサイザ用のＩＣです。
形状は１６ｐｉｎのＤＩＰ(Dual In Line Package)で表面実装タイプ（SMT:Surface Mount Type)です。
このＩＣは以下の機能ブロックから構成されています。

発振器用インバータ基準周波数(今回は2MHz)の水晶発振器用回路
基準分周器基準周波数を位相比較周波数に分周する回路
ﾃﾞｭｱﾙ･ﾓｼﾞｭﾗ･ﾌﾟﾘｽｹｰﾗ比較周波数を６４分周する回路
比較分周器外部VCOの周波数を位相比較周波数に分周する回路
位相比較器基準分周器と比較分周器で分周された位相比較周波数を比較する回路
チャージ･ポンプ位相比較した結果を外部ローパスフィルタへ出力する回路

動作可能周波数は仕様では１８０ＭＨｚまでです。

特徴的なのは基準分周器と比較分周器の分周比を指定するためにはシリアルデータを使用する点です。
実は、この特徴はＩＣのｐｉｎ数を少なく出来るので良いのですが、別に分周比を指定するシリアルデータ発生回路が必要となります。
このＩＣ用の分周比設定ＩＣまたは回路があるのかもしれません。　今回紹介するＰＬＬは固定の周波数を出力する目的ですので、シリアルデータは電源投入時の初期設定動作として初期化回路により発生させるようにしています。
汎用のロジックＩＣで構成したため、比較的大きな回路となり、実際のプリント基板では大部分がこの初期化回路で占められています。



　入出力信号とその機能

端子番号端子名I/O機能説明
1OSCINI 水晶発振子およびコンデンサの接続端子
OSCINより外部からのクロック入力も可能
2OSCOUTO
3fvO比較分周器の出力端子
4VDD-電源端子
5DOPOローパスフィルタ接続端子(パッシブ用)
6VSS-接地端子
7LDO 位相比較器の出力端子
ロックしているときは"H"を出力し、
ロックが外れているときは"ﾈｶﾞﾃｨﾌﾞﾊﾟﾙｽ"を出力
8finI比較周波数の入力端子(ＡＣ結合とする)
9ClockI 分周比を設定するデータのクロック入力端子
クロックパルスの立ち上がりでデータ読み込み
10DataI分周比を設定するデータの入力端子
11LEI ロードイネーブル入力端子
LE=HのときDataのｺﾝﾄﾛｰﾙﾋﾞｯﾄとの組み合わせにより
Dataの内容を基準側または比較側に送る
12DOAOローパスフィルタの接続端子(アクティブ用)
13frO基準分周器の出力端子
14NC-未接続端子
15VOローパスフィルタ接続端子(差動型フィルタ用)
16RO



　水晶発振子


薄く板状にした水晶に電極を取り付けたものです。板の厚さにより振動する振動数が決まります。
特定の周波数を安定に発振させることができます。




　プログラマブル分周器の分周比
    Data形式
      プログラマブル分周器の分周比を設定するためのData(10pin)は以下の形式が必要です。


    分周比の指定範囲

      基準分周器用、比較分周器用とも上記のように分周比を１６ビットで指定します。
      ただ、基準分周器と比較分周器ではその扱いが異なっています。

      基準分周器の場合

        １６ビットを一つのデータブロックとして扱います。
        指定範囲は５〜６５５３５まで可能です。

      比較分周器の場合

        １６ビットのデータを二つのブロックに分けて扱います。２０ 〜 ２５と２６ 〜 ２１５です。
        ２０ 〜 ２５の６ビットはスワロウ･カウンタと呼ぶカウンタで扱い、２６ 〜 ２１５はプログラマブル･カウンタで扱います。　それぞれ以下の指定範囲です。
        スワロウ･カウンタ：　０ 〜 ６３
        プログラマブル･カウンタ：　５ 〜 １０２３

        ですから比較分周器の指定できる範囲は３２０ 〜 ６５５３５までになります。
          スワロウ
          プログラマブル
          指定値
          ０
          ５(×64)
          ３２０
          １
          ５
          ３２１
          ２
          ５
          ３２２
          ：
          ：
          ：
          ６３
          ５
          ３８３
          ０
          ６
          ３８４
          ：
          ：
          ：
          ６２
          １０２３
          ６５５３４
          ６３
          １０２３
          ６５５３５


    データおよび制御信号のタイミング


      Clockの立ち上がりでデータを取り込みます。
      LEがＨレベルの時Data部のｺﾝﾄﾛｰﾙﾋﾞｯﾄがＨかＬかで基準分周器用(H)か比較分周器用(L)かを判定します。

    スタンバイ･モード
      分周比を設定するデータ（１６ビット）が全てゼロ(Ｌレベル)の場合、ＰＬＬ回路の動作は停止して、fin、OSCINの各入力レベルは強制的にＨレベルになります。（低消費電力）
      この状態は「全てがゼロ」以外のデータを指定すると解除されます。


　発振器用インバータ
    水晶発振子の発振動作を行わせるためのインバータ回路です。
    インバータの出力を水晶発振子を通してインバータの入力に戻すことにより、水晶発振子の固有周波数で安定した動作を行わせます。


　デュアル・モジュール・プリスケーラ
    比較周波数の分周には６４分周するデュアル・モジュール・プリスケーラを使用しています。
    分周比設定データ（１６ビット）の上位１０ビットをプログラマブル・カウンタの設定値として使用しています。


　位相比較器
    基準分周器および比較分周器で分周された位相比較周波数のずれを検出します。
    それぞれの入力周波数と位相比較器およびチャージ・ポンプの出力の関係は下図のようになります。

基準分周器からの周波数（ｆｒ）と比較分周器からの出力（ｆｖ）を比較して、その結果を５種類出力します。

今回の回路ではパッシブ・ローパス・フィルタ用のＤＯＰ出力を使用しています。
この出力はｆｖが低い（周期が長い）場合、ＤＯＰには差分に応じたプラスの信号が出力されます。
ＶＣＯの回路説明で説明しているようにＶＣＯの周波数調整にバリキャップ・ダイオードを使用していて、電圧が高くなるとダイオードのキャパシタンス（コンデンサ容量）が小さくなります。
ですから、ＤＯＰから出力される電圧がプラスになるとバリキャップの容量が小さくなり、ＶＣＯの発振周波数が高くなります。

逆にｆｖが高い（周期が短い）場合、ＤＯＰには差分に応じたマイナスの信号が出力されます。
これによりバリキャップに加わる電圧が低くなり、バリキャップの容量は大きくなります。ですから、ＶＣＯの発振周波数は低くなります。

このようにＶＣＯの発振周波数の調節が行われます。

    今回の回路ではバリキャップを使用していますので、常にプラス電圧を加えた状態にする必要があります。
    ですから、fr > fv の状態で動作させます。


　チャージポンプ
    ２種類（アクティブ用とパッシブ用）のチャージポンプが内蔵されています。
    基準周波数（ｆｒ）と比較周波数（ｆｖ）の関係により以下のような出力をします。
アクティブ用fr > fvシンクモード（出力DOA = L レベル）
fr = fvハイ・インピーダンス状態
fr < fvドライブモード（出力DOA = H レベル）
パッシブ用fr > fvドライブモード（出力DOP = H レベル）
fr = fvハイ・インピーダンス状態
fr < fvシンクモード（出力DOP = L レベル）


    ＭＢ８７０１４Ａは外部チャージポンプを使用することもできます。
    ＬＤ端子（7pin）がその出力で、位相比較器の比較結果が直接出力されています。
    出力内容は以下のようになっています。
差動型フィルタ用fr > fvV = H , R = L
fr = fvV = H , R = H
fr < fvV = L , R = H



　定格
    最大定格

項　目記号定格値単位
電源電圧VDDVSS-0.3 〜 VSS+6.0V
入力電圧VINVSS-0.3 〜 VDD-3.0V
出力電圧VOUTVSS-0.3 〜 VDD-3.0V
出力電流IOUT±10mA
動作温度Ta-30 〜 80℃
消費電力PD300mW


    推奨動作条件

項　目記号規格値単位
電源電圧VDD4.5 〜 5.5(VSS = 0V)V
入力電圧VINVSS 〜 VDDV
動作温度Ta-30 〜 60℃