目次電子回路工作素材集PLLシンセサイザ発振器(3)


PLLシンセサイザ発振器(3) 回路説明



 14ビット・バイナリ・カウンタ/発振器(4060B)
    このICは発振器用のインバータとその発振器出力を分周する14ビットのバイナリ・カウンタを持っています。
    今回の回路では4.096MHzを発振させ、バイナリ・カウンタの12ビット目の出力(1/4096=1KHz)を使用しています。

(Top View)

比較的高い周波数を扱う回路ではICソケットとしてpinの形状が丸い物を使用した方が良いです。
一般に「丸ピンソケット」と呼ばれています。


     特徴
    発振回路と14ステージのフリップフロップを備えたバイナリ・カウンタ
    RC、もしくは水晶発振器を外付けすることにより、内部にオシレータを構成することができます。
    クロックは立ち下がりエッジでカウントします。
    4,5,6,7,8,9,12,13,14ステージのタップ出力を持ちます。
    リセット端子がH状態でリセット






 PLL(4046B)
    このICは基準周波数と比較周波数の差分を検出する位相比較器、および、デジタルパルスを発生するVCOより構成されています。
    位相比較器は2種類あります。一つ目は入力信号(基準周波数と比較周波数)の位相差を単純にパルス幅として出力します(出力1)。もう一つは入力信号の位相差をどちらがどれだけ進んでいるかをパルス幅と極性で出力します(出力2)。
    今回の回路では出力2を使用しています。

    VCOは約1MHz位まで発振させることができますが、最低周波数と最高周波数はR4、R5およびC4の値で決まります。それぞれの関係式は以下のようになります。
最低周波数(fmin)=1/(R5(C4+32pF))
最高周波数(fmax)=(1/(R4(C4+32pF))) + fmin






 プログラマブル BCD カウンタ(4522B)
    一つの4522では1桁のBCD指定により0〜9までの分周を行うことができます。
    基本的な動作は次のようになります。

    PE(Preset Enable)がLからHになったときにBCD指定端子の状態(BCDスイッチの状態)を読み込みます。
    CLOCKがLからHになる都度、読み込んだ値を−1します。(減算)
    減算した値が0になると"0"出力の状態がLからHになります。




4522にはCAS(Cascade feedback)端子があり、この端子がL状態のときは"0"出力はHになりません。
ですから、複数の桁の分周を行う場合、上位の桁の"0"出力を下位のCAS端子に接続すると、上位が指定数の減算が行われないかぎり、下位の桁の"0"はH状態にならないことになります。
上位のCLOCK端子には下位のQ4出力を接続することにより上位には1/10のCLOCKが入力されます。



(Top View)










 BCDスイッチ
    ロータリ式のBCDスイッチを使用しました。
    このスイッチには0から9までの目盛りが付いていて、各ポジションにより以下のようにスイッチが閉じます。

端子ポジション
0123456789
1




2





4





8








○印はCOMMONと接続される端子を示します。

(Bottom View)